中国澳门信息化数字信号测试

时间:2024年07月01日 来源:

 采用AC耦合方式的另一个好处是收发端在做互连时不用太考虑直流偏置点的互相影响, 互连变得非常简单,对于热插拔的支持能力也更好。

(3)有利于信号校验。很多高速信号在进行传输时为了保证传输的可靠性,要对接收 到的信号进行检查以确认收到的信号是否正确。在8b/10bit编码表中,原始的8bit数据总 共有256个组合,即使考虑到每个Byte有正负两个10bit编码,也只需要用到512个10bit 的组合。而10bit的数据总共可以有1024个组合,因此有大约一半的10bit组合是无效的 数据,接收端一旦收到这样的无效组合就可以判决数据无效。另外,前面介绍过数据在传输 过程中要保证直流平衡, 一旦接收端收到的数据中发现违反直流平衡的规则,也可以判决数 据无效。因此采用8b/10b编码以后数据本身就可以提供一定的信号校验功能。需要注意的是,这种校验不是足够可靠,因为理论上还是可能会有几个bit在传输中发生了错误,但 是结果仍然符合8b/10b编码规则和直流平衡原则。因此,很多使用8b/10b编码的总线还 会在上层协议上再做相应的CRC校验(循环冗余校验)。 什么是模拟信号?数字信号?中国澳门信息化数字信号测试

中国澳门信息化数字信号测试,数字信号测试

为了保证接收端在时钟有效沿时采集到正确的数据,通常都有建立/保持时间的要求,以避免采到数据线上跳变时不稳定的状态,因此这种总线对于时钟和数据线间走线长度的差异都有严格要求。这种并行总线在使用中比较大的挑战是当总线时钟速率超过几百MHz后就很难再提高了,因为其很多根并行线很难满图1.15并行总线的时钟传输足此时苛刻的走线等长的要求,特别是当总线上同时挂有多个设备时。为了解决并行总线工作时钟频率很难提高的问题,一些系统和芯片的设计厂商提出了嵌入式时钟的概念。其思路首先是把原来很多根的并行线用一对或多对高速差分线来代替,节省了布线空间;然后把系统的时钟信息通过数据编码的方式嵌在数据流里,省去了专门的时钟走线。信号到了接收端,接收端采用相应的CDR(clock-datarecovery)电路把数据流中内嵌的时钟信息提取出来再对数据采样。图1.16是一个采用嵌入式时钟的总线例子。中国澳门信息化数字信号测试数字信号电平范围象征的逻辑状态;

中国澳门信息化数字信号测试,数字信号测试

采用前向时钟的总线因为有专门的时钟通路,不需要再对数据进行编解码,所以总线效率一般都比较高。还有一个优点是线路噪声和抖动对于时钟和数据线的影响基本是一样的(因为走线通常都在一起),所以对系统的影响可以消除到小。

嵌入式时钟的电路对于线路上的高频抖动非常敏感,而采用前向时钟的电路对高频抖动的敏感度就相对小得多。前向时钟总线典型的数据速率在500Mbps~12Gbps.

在前向时钟的拓扑总线中,时钟速率通常是数据速率的一半(也有采用1/4速率、1/10或其他速率的),数据在上下边沿都采样,也就是通常所说的DDR方式。使用DDR采样的好处是时钟线和数据线在设计上需要的带宽是一样的,任何设计上的局限性(比如传输线的衰减特性)对于时钟和数据线的影响是一样的。

前向时钟在一些关注效率、实时性,同时需要高吞吐量的总线上应用比较,比如DDR总线、GDDR总线、HDMI总线、Intel公司CPU互连的QPI/UPI总线等。

这种方法由于不需要单独的时钟走线,各对差分线可以采用各自的CDR电路,所以对各对线的等长要求不太严格(即使要求严格也很容易实现,因为走线数量减少,而且信号都是点对点传输)。为了把时钟信息嵌在数据流里,需要对数据进行编码,比较常用的编码方式有ANSI的8b/10b编码、64b/66b编码、曼彻斯特编码、特殊的数据编码以及对数据进行加扰等。

嵌入式时钟结构的关键在于CDR电路,CDR的工作原理如图1.17所示。CDR通常用一个PLL电路实现,可以从数据中提取时钟。PLL电路通过鉴相器(PhaseDetector)比较输入信号和本地VCO(压控振荡器)间的相差,并把相差信息通过环路滤波器(Filter)滤波后转换成低频的对VCO的控制电压信号,通过不断的比较和调整终实现本地VCO对输入信号的时钟锁定。 数字信号的眼图分析(Eye Diagram Analysis);

中国澳门信息化数字信号测试,数字信号测试

抖动的频率范围。抖动实际上是时间上的噪声,其时间偏差的变化频率可能比较  快也可能比较慢。通常把变化频率超过10Hz以上的抖动成分称为jitter,而变化频率低于  10Hz的抖动成分称为wander(漂移)。wander主要反映的是时钟源随着时间、温度等的缓  慢变化,影响的是时钟或定时信号的***精度。在通信或者信号传输中,由于收发双方都会  采用一定的时钟架构来进行时钟的分配和同步,缓慢的时钟漂移很容易被跟踪上或补偿掉, 因此wander对于数字电路传输的误码率影响不大,高速数字电路测量中关心的主要是高  频的jitter。高速数字接口原理与测试;中国澳门信息化数字信号测试

数字信号可通过分时将大量信号合成为一个信号(称复用信号),通过某个处理器处理后,再将信号解复用;中国澳门信息化数字信号测试

伪随机码型(PRBS)

在进行数字接口的测试时,有时会用到一些特定的测试码型。比如我们在进行信号质量测试时,如果被测件发送的只是一些规律跳变的码型,可能不了真实通信时的恶劣情况,所以测试时我们会希望被测件发出的数据尽可能地随机以恶劣的情况。同时,因为这种数据流很多时候只是为了测试使用的,用户的被测件在正常工作时还是要根据特定的协议发送真实的数据流,因此产生这种随机数据码流的电路比较好尽可能简单,不要额外占用太多的硬件资源。那么怎么用简单的方法产生尽可能随机一些的数据流输出呢?首先,因为真正随机的码流是很难用简单的电路实现的,所以我们只需要生成尽可能随机的码流就可以了,其中常用的一种数据码流是PRBS(PseudoRandomBinarySequence,伪随机码)码流。PRBS码的产生非常简单,图1.21是PRBS7的产生原理,只需要用到7个移位寄存器和简单的异或门就可以实现。 中国澳门信息化数字信号测试

信息来源于互联网 本站不为信息真实性负责