浙江信号完整性测试DDR一致性测试

时间：2024年06月30日来源：

由于DDR5工作时钟比较高到3.2GHz,系统裕量很小，因此信号的随机和确定性抖动对于数据的正确传输至关重要，需要考虑热噪声引入的RJ、电源噪声引入的PJ、传输通道损耗带来的DJ等影响。DDR5的测试项目比DDR4也更加复杂。比如其新增了nUI抖动测试项目，并且需要像很多高速串行总线一样对抖动进行分解并评估 RJ、DJ等不同分量的影响。另外，由于高速的DDR5芯片内部都有均衡器芯片，因此实际进行信号波形测试时也需要考虑模拟均衡器对信号的影响。图5.16展示了典型的DDR5 和LPDDR5测试软件的使用界面和一部分测试结果。DDR5 一致性测试应用软件。浙江信号完整性测试DDR一致性测试

克劳德高速数字信号测试实验室

一个实际的DDR4总线上的读时序和写时序。从两张图我们可以看到，在实际的DDR总线上，读时序、写时序是同时存在的。而且对于读或者写时序来说，DQS(数据锁存信号)相对于DQ(数据信号)的位置也是不一样的。对于测试来说，如果没有软件的辅助，就需要人为分别捕获不同位置的波形，并自己判断每组Burst是读操作还是写操作，再依据不同的读/写规范进行相应参数的测试，因此测量效率很低，而且无法进行大量的测量统计。浙江信号完整性测试DDR一致性测试DDR1 电气一致性测试应用软件。

JEDEC组织发布的主要的DDR相关规范，对发布时间、工作频率、数据位宽、工作电压、参考电压、内存容量、预取长度、端接、接收机均衡等参数做了从DDR1 到 DDR5的电气特性详细对比。可以看出DDR在向着更低电压、更高性能、更大容量方向演进，同时也在逐渐采用更先进的工艺和更复杂的技术来实现这些目标。以DDR5为例，相对于之前的技术做了一系列的技术改进，比如在接收机内部有均衡器补偿高频损耗和码间干扰影响、支持CA/CS训练优化信号时序、支持总线反转和镜像引脚优化布线、支持片上 ECC/CRC提高数据访问可靠性、支持Loopback(环回)便于IC调测等。

通常测量眼图很有效的一种方法就是使用示波器的眼图测量功能，即用时钟做触发对数据信号进行累积，看累积结果的差情况是否在可以容许的范围内。但遗憾的是，想用这种方法直接测量DDR的信号质量非常困难，因为DDR信号读写时序是不一样的。

可以看到，写数据(DQ)的跳变位置对应着锁存信号(DQS)的中心，而读数据的跳变位置却对应着锁存信号的边沿，而且在总线上还有三态，因此如果直接用DQS 触发对DQ累积进行眼图测量的话，会得到的结果。 DDR2 3 4物理层一致性测试；

软件运行后，示波器会自动设置时基、垂直增益、触发等参数并进行测量，测量结果会汇总成一个html格式的测试报告，报告中列出了测试的项目、是否通过、spec的要求、实测值、margin等。

使用自动测试软件的优点如下所述：

•自动化的设置向导避免连接和设置错误；

•快速的测量和优化的算法减少测试时间；

•可以测试JEDEC规定的速率也可以测试用户自定义的数据速率;

•独有的自动读写分离技术简化了测试操作；

•能够多次测量并给出一个统计的结果；

•能够根据信号斜率自动计算建立/保持时间的修正值。 DDR2 和 LPDDR2 一致性测试软件。江苏DDR一致性测试方案

快速 DDR4协议解码功能.浙江信号完整性测试DDR一致性测试

通常我们会以时钟为基准对数据信号叠加形成眼图，但这种简单的方法对于DDR信号不太适用。DDR总线上信号的读、写和三态都混在一起，因此需要对信号进行分离后再进行测量分析。传统上有以下几种方法用来进行读/写信号的分离，但都存在一定的缺点。

(1)根据读/写Preamble的宽度不同进行分离(针对DDR2信号)。Preamble是每个Burst的数据传输开始前，DQS信号从高阻态到发出有效的锁存边沿前的一段准备时间，有些芯片的读时序和写时序的Preamble的宽度可能是不一样的，因此可以用示波器的脉冲宽度触发功能进行分离。但由于JEDEC并没有严格规定写时序的 Preamble宽度的上限，因此如果芯片的读/写时序的Preamble的宽度接近则不能进行分离。另外，对于DDR3来说，读时序的Preamble可能是正电平也可能是负电平；对于 DDR4来说，读/写时序的Preamble几乎一样，这都使得触发更加难以设置。浙江信号完整性测试DDR一致性测试

上一篇：福建眼图测量检修

下一篇：辽宁眼图测量价格优惠